(資料圖片僅供參考)

PCI-SIG 周二發(fā)布了 PCI Express 7.0 規(guī)范的 0.3 版，標(biāo)志著該技術(shù)取得了重大成就，可將 PCIe 數(shù)據(jù)傳輸速率提高到 128 GT/s。此初步發(fā)布表明該組織的成員已就即將推出的技術(shù)的關(guān)鍵特性和架構(gòu)達成一致。

PCIe 7.0 設(shè)置為將每個引腳的數(shù)據(jù)傳輸速度提高到 128 GT/s，大大提高了 PCIe 6.0 的 GT/s 和 PCIe 5.0 的 32 GT/s。這意味著在考慮編碼開銷之前，16 通道 (x16) 連接可以支持 512 GB/s 的雙向帶寬。為了提高數(shù)據(jù)傳輸速率和帶寬，PCIe Gen7 接口設(shè)置為使用具有四級 (PAM4) 信令、1b/1b 遷移模式編碼和前向糾錯 (FEC) 的脈沖幅度調(diào)制，這些功能是標(biāo)準(zhǔn)繼承自 PCIe Gen6。

PCI-SIG 有一個非常精確的規(guī)范開發(fā)過程，由多個版本/檢查點組成。0.3 版通常缺乏細節(jié)，但它提供了預(yù)期目標(biāo)以及如何實現(xiàn)這些目標(biāo)的概述。關(guān)于 PCIe 7.0，主要目標(biāo)包括 128 GT/s 的數(shù)據(jù)傳輸速率和確保以該速率可靠且節(jié)能的數(shù)據(jù)傳輸?shù)奈锢斫鉀Q方案。

雖然我們知道該技術(shù)將依賴于 PAM4、遷移模式和 FEC，但有關(guān) PCIe Gen7 實施的細節(jié)看起來特別有趣。向 PCIe 7.0 的轉(zhuǎn)變，就像之前向 PCIe 4.0 和 5.0 的轉(zhuǎn)變一樣，由于信號速度的提高，將需要更短的 PCIe 走線。這將減少根和端點設(shè)備之間的允許距離，例如 CPU 和擴展卡(顯卡、加速器、SSD、網(wǎng)卡)，而無需重定時器等組件。目前，我們知道實施 PCIe Gen5 需要更厚的 PCB 和更高質(zhì)量的材料，這意味著更高的成本和價格。然而，在這方面，我們對 PCIe Gen7 的成本考慮一無所知。

關(guān)鍵詞：

責(zé)任編輯：Rex_14